在本文中,详细阐述了基于全并行分布式算法的级联型FIR滤波器模块和基2-DIF定点高速并行迭代式FFT处理器模块的FPGA实现方案。
来源:互联网摘选Simulation of Dot Processor Module in Data Processor of LPRF Pulse Doppler Radar
LPRF脉冲多普勒雷达数据处理机点迹录取模块仿真
来源:互联网摘选论文详细地阐述了节点的各个功能模块:处理器模块、通信模块、传感器模块、能量模块等的设计原则和实现细节。
来源:互联网摘选首先,根据TCP协议的特点,确定协议处理器的体系结构并进行功能模块划分。
来源:互联网摘选最后,利用软件编译环境编写各个模块与处理器的接口函数,从而完成系统功能的集成调度,并进行软件调试,最终完成课题。
来源:互联网摘选本设计由四个局部处理器子系统和共享模块(共享存储器、通信控制器、资源管理器)组成,每个处理器子系统具有相同结构,包括处理器核与局部存储器。
来源:互联网摘选对Create命令模块的处理器进行编程,要求一个真正的C编译器和其他的开发工具。
来源:互联网摘选在此基础上,对项目所使用的i.MX51处理器中的动态电压频率调节(DVFS)模块和Android平台上的休眠唤醒机制进行了研究,确定了项目电源管理的方法。
来源:互联网摘选在剖析NS-2软件的基础上,设计和实现了单总线单处理器结构路由器模拟模块,使仿真网络与现实网络更加一致,完善了该软件面向网络性能评价的功能。
来源:互联网摘选其中监控端的软件设计这包括处理器的初始化、GPRS模块的软件设计、语音报警模块的软件设计等。
来源:互联网摘选系统报警模块采用了先进的32位ARM处理器与μC/OS-Ⅱ实时操作系统,而采集模块则使用了抗干扰能力强,驱动能力强8位PIC系列芯片。
来源:互联网摘选Design Method of Control Module of Reconfigurable Cryptographic Processor
可重构加密处理器控制模块的设计方法
来源:互联网摘选数据处理模块采用主从式紧耦合双处理器结构,分别以数字信号处理器(DSP)作为数据处理机,单片微控制器作为I/O接口处理机;
来源:互联网摘选利用此方案,对高速信号处理机关键电路进行了信号完整性设计,包括信号调理模块、高速AD模块、数据处理模块、电磁兼容性模块和电源完整性模块等。
来源:互联网摘选数据处理模块以数字信号处理器为核心,实现了重力值计算、数字滤波、零点漂移校正、Eotvos改正及空间改正等数据处理过程。
来源:互联网摘选在嵌入式操作系统平台下,摄像头模拟信号通过视频解码器进行数字化,经处理器转换为适合观看的格式,之后图像经压缩成MPEG-4格式,数据流通过CDMA无线模块发送。
来源:互联网摘选文章提出了可重构加密处理器的控制模块的设计方法。
来源:互联网摘选采用高速的数字信号处理器(DSP)取代原有的单片机作为协处理器,来接收VXI发来的各种命令,分析命令、执行命令、协调模块各部分的工作以及对数据的处理;
来源:互联网摘选通信卡子系统处理器和存储器模块主要介绍了各芯片间控制信号的逻辑关系以及系统中各存储器芯片的地址分配方式;
来源:互联网摘选利用可编程的多媒体处理器来完成摄像机的不同功能模块,增加了系统的灵活性和适应能力。
来源:互联网摘选
英语网 · 双语娱乐资讯
英语网 · 双语娱乐资讯

英语网 · 外贸英语
英语网 · 双语娱乐资讯

英语网 · 中考英语

英语网 · 初中英语作文